Microchip + Micron 联合发布 PCIe Gen6 AI 存储架构
事件背景
Microchip 与 Micron 联合发布面向 AI 工作负载的 PCIe Gen6 存储架构。这是 AI 基础设施发展进入新阶段的信号——当 GPU 算力持续堆叠，存储 I/O 正成为实际瓶颈。
2026 年 8 月 7 日，BigDataWire/HPCwire。
关键事实
- PCIe Gen6 接口原始比特率 128 GT/s，较 Gen5 翻倍
- Microchip 提供控制器和交换机芯片，Micron 提供高性能 NAND/DRAM 存储介质
- 面向 AI 训练数据管道（大规模数据集加载）和推理场景（KV-cache 存储）
- 这是两家公司的联合方案，不是单一产品发布
- AI 训练集群规模扩大后，存储带宽不足导致 GPU 空闲等待
- 与 CXL 内存扩展方案形成互补/竞争关系
技术机制
PCIe Gen6 使用 PAM4 信令实现 128 GT/s 原始比特率。配合 Micron 的高性能存储介质和 Microchip 的控制/交换芯片，为 AI 工作负载提供更高吞吐和更低延迟的存储访问。从算力瓶颈到存储瓶颈的转移意味着系统级优化成为关键。
影响对象
- AI 基础设施供应商： 需要重新平衡算力与存储配比
- 数据中心运营商： 面临存储升级投资决策
- 存储芯片厂商： Micron/Samsung/SK Hynix 获得 AI 新增长曲线
风险边界与不确定性
- Gen6 生态成熟度（控制器、交换机、线缆配套）
- 与 CXL 2.0/3.0 内存扩展方案的竞争关系
- 实际部署中能否达到理论带宽
后续观察信号
- 主要云厂商采纳进度
- CXL 与 PCIe Gen6 的竞合格局演变
- AI 存储价格在需求驱动下的走势
AI Master 解读
核心事件
Microchip 与 Micron 联合发布 PCIe Gen6 AI 存储架构。
行业影响
为什么重要： AI 基础设施瓶颈正从算力转向存储。当 GPU 集群规模持续扩大，存储 I/O 成为训练和推理的实际限速器。PCIe Gen6 将带宽从 Gen5 的 64 GT/s 提升至 128 GT/s，直接缓解数据饥饿问题。
影响分析： AI 基础设施供应商需要重新平衡算力与存储配比。数据中心运营商面临存储升级投资。存储芯片厂商（Micron、Samsung、SK Hynix）在 AI 时代获得新增长曲线。
技术机制： PCIe Gen6 接口提供 128 GT/s 原始比特率，配合 Micron 高性能 NAND/DRAM 方案，面向 AI 训练数据管道和推理 KV-cache 存储场景。从算力瓶颈 → 存储瓶颈的转移意味着系统级优化成为下一阶段重点。
风险边界与不确定性： Gen6 生态成熟度（控制器、交换机、线缆）、与 CXL 内存扩展方案的竞争关系、实际部署中能否达到理论带宽。
后续观察信号： 主要云厂商（AWS/Azure/GCP）采纳进度、与 CXL 2.0/3.0 的竞合关系、存储价格在 AI 需求驱动下的走势。
来源: BigDataWire/HPCwire
链接: https://www.hpcwire.com/bigdatawire/2026/08/07/microchip-and-micron-bet-ais-next-infrastructure-battle-will-be-storage
AI Master 建议
关注 Gen6 存储生态成熟度和 CXL 竞争格局。AI 基础设施投资逻辑正从"堆 GPU"转向系统级存储优化。