高带宽内存（HBM）

HBM 的核心是 3D 堆叠设计。传统 DDR 内存通过 PCB 走线连接处理器，总线宽度通常为 64-72 位，频率越高信号完整性越难保证。HBM 采用完全不同的思路：将 4-16 个 DRAM 芯片垂直堆叠，通过硅通孔（Through-Silicon Via, TSV）实现芯片间互联。

TSV 是在硅芯片上蚀刻的微型垂直通道，填充铜导体，实现芯片间的短距离高速连接。

这种设计带来三大优势：一是总线宽度达到 1024-2048 位（是 DDR 的 16-32 倍），虽然频率较低但总带宽远超传统方案；二是堆叠结构大幅节省 PCB 面积，通过 2.5D/3D 封装与 GPU 紧邻部署；三是缩短信号传输距离，降低功耗（每比特能量仅为 GDDR 的约 1/5）。

HBM 经历了五代演进。HBM1（2013 年标准，2015 年 AMD Fiji GPU 首发）：4 层堆叠，1024 位总线，带宽 128 GB/s。HBM2（2016 年）：8 层堆叠，带宽翻倍至 256 GB/s，广泛用于 NVIDIA V100 等数据中心 GPU。

HBM2E（2020 年）：每针速率达 3.6 Gbps，单堆栈带宽 460 GB/s。HBM3（2022 年 1 月标准）：每针 6.4 Gbps，引入片上纠错，单堆栈带宽超 800 GB/s，成为 AI 加速器标配。

HBM3E（2023 年）：每针 9.6 Gbps，带宽超 1.2 TB/s，用于 NVIDIA H100/B100 等。

HBM4（2025 年 4 月标准，2026 年 2 月量产）：支持 24/32 Gb DRAM 芯片，4-16 层堆叠，最大 64 GB，Samsung 产品单堆栈带宽达 3.3 TB/s。

2026 年全球半导体市场迎来历史性拐点，存储芯片同比暴涨 249.5%，HBM 成为拉动行业的核心引擎。AI 大模型参数量从千亿级迈向万亿级，仅权重就需数 TB 存储；推理过程中 GPU 算力远超内存供数速度，实际利用率通常仅 30-50%（「内存墙」问题）。

HBM 通过超高带宽缓解这一瓶颈，但需求增速远超产能扩张。市场由 SK Hynix（约 50% 份额）、Samsung（约 40%）和 Micron（约 10%）三巨头垄断。HBM 产能挤占传统 DRAM 产能，导致 DDR4/DDR5 价格同步上涨。

NVIDIA B200 单卡搭载 192 GB HBM3E，GB200 NVL72 系统总 HBM 容量达 13.5 TB——HBM 已从「高端配件」变为 AI 算力的核心约束条件。