高带宽内存（HBM）

由 Samsung、AMD 和 SK Hynix 联合开发的 3D 堆叠 DRAM 内存接口，通过硅通孔（TSV）技术将多个 DRAM 芯片垂直堆叠，实现超宽总线（1024-2048 位）和极高带宽（单堆栈可达数 TB/s），2013 年被 JEDEC 采纳为行业标准，2026 年成为 AI 加速器的核心存储组件。

由 Samsung、AMD 和 SK Hynix 联合开发的 3D 堆叠 DRAM 内存接口，通过硅通孔（TSV）技术将多个 DRAM 芯片垂直堆叠，实现超宽总线（1024-2048 位）和极高带宽（单堆栈可达数 TB/s），2013 年被 JEDEC 采纳为行业标准，2026 年成为 AI 加速器的核心存储组件。

高带宽内存常见于：AI 研究与产业落地。实际选型需结合业务指标、数据规模与部署约束评估适用性。

围绕 高带宽内存 的口语化说法（见「常见误解」）常过度简化。效果依赖数据质量、任务匹配与系统整体设计；生产环境应配合评测、监控与人工复核。

高带宽内存随 AI 研究与工程实践持续演进，定义边界与最佳实践仍在更新。建议结合原始论文、官方文档与本站延伸阅读建立准确认知。